 ПОЗНАВАТЕЛЬНОЕ Сила воли ведет к действию, а позитивные действия формируют позитивное отношение Как определить диапазон голоса - ваш вокал Игровые автоматы с быстрым выводом Как самому избавиться от обидчивости Противоречивые взгляды на качества, присущие мужчинам Вкуснейший "Салат из свеклы с чесноком" Натюрморт и его изобразительные возможности Применение, как принимать мумие? Мумие для волос, лица, при переломах, при кровотечении и т.д. Как научиться брать на себя ответственность Зачем нужны границы в отношениях с детьми? Световозвращающие элементы на детской одежде Как победить свой возраст? Восемь уникальных способов, которые помогут достичь долголетия Классификация ожирения по ИМТ (ВОЗ) Глава 3. Завет мужчины с женщиной
Оси и плоскости тела человека - Тело человека состоит из определенных топографических частей и участков, в которых расположены органы, мышцы, сосуды, нервы и т.д.
| Методы повышения быстродействия основной памяти
Задача повышениябыстродействия ОП на сегодняшний день является одной из наиболее приоритетных в области построения СВТ. Как уже отмечалось, ОП значительно уступает ЦП в быстродействии и во многих случаях является «узким горлом» всей ЭВМ или ВС. Повышения быстродействия ОП можно добиться за счет применения следующих методов: 1. Повышение быстродействия ядра микросхем ОЗУ. Данный метод целиком и полностью опирается на достижения современной микроэлектроники и применяется производителями в виде внедрения все более совершенных технологий производства микросхем. За счет этого удается повысить тактовые частоты работы микросхем памяти. Разработчики микросхем ОЗУ тратят значительные усилия на повышение их быстродействия, которое принято характеризовать четырьмя параметрами: · tRAS- минимальное время от перепада сигнала RAS с высокого уровня к низкому до момента появления и стабилизации считанных данных на выходе микросхемы. Среди приводившихся в начале главы характеристик быстродействия это соответствуетвремени доступа ТA; · минимальное время от начала доступа к одной строке микросхемы памяти до начала доступа к следующей строке. Этот параметр также упоминался в начале главы какдлительность цикла памяти ТP; · tCAS – минимальное время от перепада сигнала CAS с высокого уровня к низкому до момента появления и стабилизации считанных данных на выходе микросхемы (tCAS ≈ ¼ tRAS); · TPC – минимальное время от начала доступа к одному столбцу микросхемы памяти до начала доступа к следующему столбцу (TPC ≈ ⅔ tRAS). Возможности «ускорения» ядра микросхемы ЗУ весьма ограничены и связаны в основном с миниатюризацией запоминающих элементов. Очевидно, что, как и повышение тактовых частот микропроцессоров, указанный метод является экстенсивным, хотя и чрезвычайно важным. 2. Оптимизация доступа к ОЗУ. Данный метод связан с применением различных режимов доступа к ОЗУ. В каждом из режимов в той или иной степени используется свойство локальности по обращению, что позволяет уменьшить среднее время цикла ОЗУ. 3. Структурные методы повышения быстродействия. К данным методам относятся блочная организация ОП с чередованием адресов, а также пакетная и конвейерная обработка множества доступов к ОП.
Оптимизация доступа к ОЗУ В данной области достигнуты большие успехи по сравнению с методами повышения быстродействия ядра микросхем ОЗУ. Оптимизация доступа к ОЗУ относится к интерфейсной части микросхем памяти. Методы оптимизации касаются, главным образом, операции чтения, то есть способов доставки содержимого ячейки на шину данных. Рассмотрим наиболее распространенные режимы чтения: · последовательный; · конвейерный; · блочный; · страничный; · быстрого страничного доступа · групповой (пакетный); · удвоенной скорости. Последовательный режим При использовании последовательного режима (Flow through Mode) адрес и управляющие сигналы подаются на микросхему до поступления синхроимпульса. В момент прихода синхроимпульса вся входная информация запоминается во внутренних регистрах – по его переднему фронту, и начинается цикл чтения. Через некоторое время, но в пределах того же цикла, данные появляются на внешней шине, причем момент этот определяется только моментом прихода синхронизирующего импульса и скоростью внутренних цепей микросхемы. Конвейерный режим Конвейерный режим (Pipelined Mode) – это такой метод доступа к данным, при котором можно продолжать операцию чтения по предыдущему адресу в процессе запроса по следующему. При чтении из памяти время, требуемое для извлечения данных из ячейки, можно условно разбить на два интервала. Первый из них – непосредственно доступ к массиву запоминающих элементов и извлечение данных из ячейки. Второй – передача данных на выход (при этом происходит детектирование состояния ячейки, усиление сигнала и другие операции, необходимые для считывания информации). В отличие от последовательного режима, где следующий цикл чтения начинается только по окончании предыдущего, в конвейерном режиме процесс разбивается на два этапа. Пока данные из предыдущего цикла чтения передаются на внешнюю шину, происходит запрос на следующую операцию чтения. Таким образом, два цикла чтения перекрываются во времени. Из-за усложнения схемы передачи данных на внешнюю шину время считывания увеличивается на один такт, и данные поступают на выход только в следующем такте, но такое запаздывание наблюдается лишь при первом чтении в последовательности операции считывания из памяти. Все последующие данные поступают на выход друг за другом, хотя и с запаздыванием на один такт относительно запроса на чтение. Так как циклы чтения перекрываются, микросхемы с конвейерным режимом могут использоваться при частотах шины, вдвое превышающих допустимую для микросхем с последовательным режимом чтения. Блочный режим В блочном режиме (Nibble Mode) ОЗУ может обеспечить выдачу нескольких последовательных ячеек для каждого сигнала RAS. В этом случае за один раз читается значения mячеек микросхемы, и они выдаются в выходные регистры в течение четырех оптимизированных циклов. Ускорение до mраз достигается при последовательном чтении соседних ячеек памяти, при этом несколько усложняется схема управления синхросигналами. Страничный режим В основе идеи лежит тот факт, что при доступе к ячейкам со смежными адресами (согласно принципу локальности по обращению такая ситуация наиболее вероятна), причем к таким, где все ЗЭ расположены в одной строке матрицы, доступ ко второй и последующим ячейкам можно производить существенно быстрее. Действительно, если адрес строки при очередном обращении остался прежним, то все временные затраты, связанные с повторным занесением адреса строки в соответствующий регистр микросхемы, дешифровкой, зарядом паразитной емкости горизонтальной линии и т.п., можно исключить. Для доступа к очередной ячейке достаточно подавать на вход микросхемы лишь адрес нового столбца, сопровождая его сигналом CAS. Отметим, что обращение к первой ячейке в последовательности производится стандартным образом – поочередным заданием адреса строки и адреса столбца, то есть здесь время доступа уменьшить практически невозможно. Рассмотренный режим называется режимом страничного доступа или просто страничным режимом (Page Mode). Под страницей понимается строка матрицы ЗЭ. Микросхемы, где используется страничный режим и его модификации, принято характеризовать формулой x-y-y-y. Первое число x представляет количество тактов системной шины, необходимое для доступа к первой ячейке последовательности, а y – к каждой из последующих ячеек. Так, выражение 7-3-3-3 означает, что для обработки первого слова необходимо 7 тактовых периодов системной шины (в течение шести из которых шина простаивает в ожидании), а для обработки последующих слов – по три периода, из которых два системная шина также простаивает. |
